

JK82 EPC

TECHNISCHE BESCHREIBUNG

Bestellnummern:

HKM-Z-1302: JK82 EPC 40

HKM-Z-1303: JK82 EPC 80

Ihr autorisierter Händler:

```
*****
*
*
*
*
*
*
*
*
*
*
*****
```

(C) 1983 by Janich & Klass Wuppertal

31.10.83

JK82 EPC

TECHNISCHE BESCHREIBUNG

Bestellnummern:

HKM-Z-1302: JK82 EPC 40

HKM-Z-1303: JK82 EPC 80

Ihr autorisierter Händler:

```
*****
*
*
*
*
*
*
*
*
*
*
*****
```

(C) 1983 by Janich & Klass Wuppertal

31.10.83

```

***** Z80 - Ein - Platinen - Computer *****
*
*          *****          ***          *****          *
*          *          *      *      *      *          *      *
J          *          *      *      *          *          J
k          *****          *          *          *          k
8          *          *      *          *          *          8
2          *          *          *      *          *          2
*          *****          *          ***          *****          *
*
***** rev. 4 (31.10.83) *****

```

Inhaltsverzeichnis

1.	Einleitung	3
2.	Kurzdaten	4
3.	I/O-Adreßraum	4
4.	Memory-Adreßraum	5
5.	Schnittstellen	6
5.1	jk82-Bus	6
5.2	V24-Schnittstellen	7
5.3	Centronics-Schnittstelle	9
5.4	Floppy-Interface	10
5.5	Hinweise zum Anschluß von Floppy-Laufwerken	11
6.	Programmbeispiele	12
6.1	SIO für seriell I/O	12
6.2	PIO als Centronics-Schnitt- stelle	14
6.3	uPD 765 als Mini-Floppy- Controller	15
6.4	CTC als Baudratengenerator	20
6.5	Ausblenden des Bootstrap- Eproms	20
7.	Bestückung	21
7.1	Bestückungsliste	21
7.2	Bestückungsplan	23
7.3	Inhalt des I/O-Proms	24
8.	Änderungen gegenüber der rev. 1 und 2	26
9.	Speichererweiterung bis 1Mbyte RAM	26
10.	Schaltplan	27

Der EPC (Ein-Platinen-Computer) ist ein vollständiger Computer auf einer Einfach-Europakarte. Er enthält alle für ein Floppy-System erforderlichen Komponenten. Zum Betrieb sind nur noch die Mini-Floppy-Laufwerke, ein Netzteil für 12 und 5 Volt und ein Terminal mit V24-Schnittstelle erforderlich. Ferner ist der Anschluß eines Druckers mit V24- oder Centronics-Schnittstelle möglich. Der EPC ist voll erweiterbar; es steht der gepufferte jk82-Bus, der kompatibel zum ECB-Bus ist, zur Verfügung. Damit ist der EPC die einfachste Möglichkeit, einen CP/M-fähigen Computer zu implementieren.

Spannungsversorgung:

5 Volt ca. 1,3A
12 Volt ca. 50mA

- Einfach-Europa-Karte, minimale Mechanik

Komponenten:

- Z80A CPU Zentraleinheit
- Z80A PIO Centronics-Schnittstelle
- Z80A SIO oder DART 2 V24-Schnittstellen
- Z80A CTC Baudraten und Floppymotorzeit
- uPD 765A Minifloppy-Interface
- FDC 9216 Datenseparator
- 2716 Urlader-EPROM
- 4164 64KByte dyn. RAM
- vollständige Buspufferung
- I/O-Dekoder-Prom
- 4MHz Systemtakt
- Baudraten softwaremäßig einstellbar (eigener Takt, bis 19200 Baud)
- DMA-fähiger Speicher
- IM2-fähig, IEI/IEO Look-Ahead-Logik
- alle Schnittstellen gepuffert und 1:1
- auf Normstecker quetschbar
- voll erweiterbar (jk82-Bus)
- SELECT/DESELECT-Eingang
- DC/DC-Wandler für -12 Volt

Der Einplatinencomputer E.P.C. erzeugt 256 I/O-Adressen (Z80-CPU). Die Karte selbst belegt davon insgesamt 48 Adressen (von 0A0H bis 0B7H und 0E0H bis 0F7H). Alle anderen I/O-Adressen stehen dem Anwender für Erweiterungen zur Verfügung. Da die Karte über eine Look-Ahead-Logik für IEI / IEO verfügt, sind auch weitere ZILOG-ICs im Interrupt Mode 2 verwendbar. Im folgenden sind die belegten Adressen im einzelnen dargestellt: Die Adresse A6 wird nicht dekodiert, d.h. alle I/O-Chips erscheinen zweimal im I/O-Adreßraum: Von ZDOS benutzt werden die Adressen von 0E0H bis 0F7H.

I/O-Adressen

0A0	0E0	SIO Data A	V24-Schnittstelle
0A1	0E1	SIO Command A	
0A2	0E2	SIO Data B	V24-Schnittstelle
0A3	0E3	SIO Command B	
0A4	0E4	PIO Data A	Centronics-
0A5	0E5	PIO Command A	Schnittstelle
0A6	0E6	PIO Data B	
0A7	0E7	PIO Command B	
0A8	0E8	CTC Channel 0	Baudrate V24 A
0A9	0E9	CTC Channel 1	Motorsteuerung
0AA	0EA	CTC Channel 2	Baudrate V24 B
0AB	0EB	CTC Channel 3	frei
0AC	0EC	Boot-Reset	
0AD	0ED	Boot-Reset	(= 0EC)
0AE	0EE	Boot-Reset	(= 0EC)
0AF	0EF	Boot-Reset	(= 0EC)
0B0	0F0	uPD 765 Status	
0B1	0F1	uPD 765 Data	
0B2	0F2	uPD 765 Status	(= 0F0)
0B3	0F3	uPD 765 Data	(= 0F1)
0B4	0F4	uPD 765 TC	
0B5	0F5	uPD 765 TC	(= 0F4)
0B6	0F6	uPD 765 TC	(= 0F4)
0B7	0F7	uPD 765 TC	(= 0F4)

Auf der Karte sind 64KByte dynamisches RAM vorhanden. Dekodiert und erzeugt werden 16 Bit Adressen. Falls ein breiterer Adreßbus gefordert wird, besteht die Möglichkeit, den internen 64KByte Speicher von extern zu selektieren (Jumper JM auf Position 2 statt auf 1, SELECT NOT kommt dann von Pin 23c des VG 64 Steckers). Ferner wird DESELECT NOT auf Pin 26a beachtet.

Das Urlader-Eprom belegt im eingeblendeten Zustand (nach RESET) die Adressen von 0000H bis 7FFFH. Es wird mittels eines I/O-Zugriffs auf Adresse OECH bis OEFH ausgeblendet. Das RAM auf der EPC-Karte ist von außerhalb im DMA-Betrieb erreichbar, die internen I/O-Chips sind nicht erreichbar. Die Bussteuerung ermöglicht den Interrupt Mode 2. (RETI kann gelesen werden.)

Durch den DESELECT-Eingang ist es möglich, parallel zum Hauptspeicher weitere Speicherkarten (z.B. EPROM- oder Memory-Mapped-Video-Karten) zu betreiben. Das Select-Signal dieser Karten ist dann mit DESELECT des E.P.C. zu verbinden.

Ein Beispiel:

Die meisten Karten verfügen über einen gepufferten Datenbus mit entweder 74LS245 oder 2 * 8216 als Treibern. Diese Treiber werden beim Zugriff auf die Karte selektiert. Der SELECT-Eingang der Treiber (Pin 1 beim 8216 bzw. Pin 19 beim 74LS245) wird bei Zugriff auf die Karte LOW. Dieses Signal kann fast immer (evtl. Timing beachten!) direkt mit DESELECT des E.P.C. verbunden werden. Bei mehreren Karten ist zu beachten, daß DESELECT ein OPEN-COLLECTOR-Signal ist (aktiv low!).

Karten, die die Treiber immer selektiert haben, und nur die Richtung (Direction) der Treiber steuern, sind nicht so einfach zu verwenden. Bei ihnen muß in ihrer Schaltung ein CARD-SELECT-Signal gesucht werden. Dieses kann dann für DESELECT verwendet werden.

jk82-Baugruppen, deren Betrieb parallel zum Hauptspeicher sinnvoll sind, erzeugen von sich aus ein DESELECT-Signal auf dem Bus!

5.

Schnittstellen

5.1

Der jk82-Bus (Stecker E = VG 64)

Busbelegung:

	a	c		
+5V	o	1	o	+5V
D5	o	2	o	D0
D6	o	3	o	D7
D3	o	4	o	D2
D4	o	5	o	A0
A2	o	6	o	A3
A4	o	7	o	A1
A5	o	8	o	A8
A6	o	9	o	A7
WAIT	o	10	o	
BUSRQ	o	11	o	IEI
	o	12	o	
+12V	o	13	o	
	o	14	o	D1
	o	15	o	
	o	16	o	IEO
	o	17	o	A11
A14	o	18	o	A10
	o	19	o	
M1	o	20	o	NMI
	o	21	o	INT
	o	22	o	WR
	o	23	o	SELECT
	o	24	o	RD
	o	25	o	
DESEL	o	26	o	PWRCLR
IORQ	o	27	o	A12
RFSH	o	28	o	A15
A13	o	29	o	CLOCK
A9	o	30	o	MRQ
BUSAK	o	31	o	RESET
GND	o	32	o	GND
	a	c		

nicht bezeichnete Pins des Steckers sind nicht belegt

ACHTUNG

Gegenüber dem ECB-Bus sind folgende zusätzlichen Pins belegt:

26 a mit DESELECT und 23 c mit SELECT; es fehlt 2 * Clock und HALT.

Signalgruppen, Fan - In / Fan - Out

Signal	von IC-Typ	Fan-Out	Fan-In
DO ... D7	245 / 8216	60	2
AO ... A15	244	60	5
RFSH	367	44	1
RD	367	44	2
WR	367	44	8
MRQ	367	44	9
IORQ	367	44	
M1	367	44	
SELECT			9
CLOCK	161	40	2 + 330 R Pull-up
RESET			1 + 1K5 Pull-up
PWRCLR	04	20	2
DESEL			1 + 1K5 Pull-up
NMI, INT, WAIT			1 + 1K5 Pull-up
BUSRQ			1 + 1K5 Pull-up
BUSAK		5	
IEI			1 + 1K5 Pull-up
IED	21	20	
+ 5V			ca. 1300 mA
+12V			ca. 50 mA (V24)

5.2

V24-Schnittstellen

Die beiden seriellen Schnittstellen sind softwaremäßig einstellbar zwischen 50 und 19200 Baud. Empfohlen wird folgende Einstellung des angeschlossenen Terminals:

- V24, keinesfalls Current-Loop
- Remote bzw. Online-Betrieb
- 19200, 9600, 4800, 2400 oder 1200 Baud
- 8 bits / character
- 1 stopbit
- parity off

RTS / CTS - Handshake ist prinzipiell möglich

DTR / DCD wird nicht benutzt, Pins sind nicht angeschlossen

Erzeugt werden ± 8 Volt Signalpegel; beim Empfang werden -12 ... 0V als Minus und +2 ... +12V als Plus erkannt. Die beiden seriellen Kanäle sind auf der Karte an einen gemeinsamen Pfostenstecker geführt. Die Pins 1 bis 13 gehören zum Kanal A, die Pins 14 bis 26 zum Kanal B. Beide Kanäle können direkt auf CANNON-Stecker gequetscht werden, hierbei wird das 26-polige Quetschkabel auf der Pfostenseite gequetscht, dann auf der CANNON-Steckerseite zwischen den Leitungen 13 und 14 aufgetrennt und dann Pin 1 des Pfostens auf Pin 1 des CANNON-Steckers A und Pin 14 des Pfostens auf Pin 1 des CANNON-Steckers B gequetscht. Dann ergibt sich folgende Belegung der CANNON-Stecker (male oder female ist möglich):

	1	14
Receive Data	2	15
Transmit Data	3	16
Clear to send	4	17
Request to send	5	18
	6	19
Ground	7	20
	8	21
	9	22
	10	23
	11	24
	12	25
	13	

nicht bezeichnete Pins sind frei

Diese Belegung der V24-Schnittstelle stimmt mit fast allen Terminals überein, d.h. es kann ein Quetschkabel zwischen Rechner und Terminal verwendet werden.

Die Centronics-Parallel-Schnittstelle C ist zum Anschluß von einem Drucker gedacht. Sie ist auf den 40poligen Pfostenstecker C gelegt. Auch hier besteht die Möglichkeit Quetschkabel zu verwenden. Es ist ein 36poliges Kabel so zu quetschen, daß Pin 1 des 40poligen Pfostensteckers mit Pin 1 des Centronics-Steckers (36polig) verbunden wird. Belegung des 36-Pin-Steckers (z. B. AMPHENOL 57-30360):

Strobe not	O	1	19	G	Ground
Data 0	O	2	20	G	Ground
Data 1	O	3	21	G	Ground
Data 2	O	4	22	G	Ground
Data 3	O	5	23	G	Ground
Data 4	O	6	24	G	Ground
Data 5	O	7	25	G	Ground
Data 6	O	8	26	G	Ground
Data 7	O	9	27	G	Ground
Acknlg not	I	10	28	G	Ground
Busy	I	11	29	G	Ground
Paper end	I	12	30	G	Ground
Selected	I	13	31	O	Init not
not connected	-	14	32	I	Error not
not connected	-	15	33	G	Ground
Ground	G	16	34	-	not connected
not connected	-	17	35	-	not connected
not connected	-	18	36	-	not connected

hierbei bedeutet:

O	Ausgang vom Rechner
I	Eingang des Rechners
-	nicht belegt
G	Masse (Ground)

Alle Signale sind über die PIO geführt. Die Daten sind mit einem 74LS245 gepuffert. Durch Umschalten der Richtung wäre hier prinzipiell auch ein Eingang möglich. Alle anderen Signale werden, falls Ausgang, mit einem 74LS04 gepuffert.

Das Interface zur Mini-Floppy (Pfostenstecker F) ist vorgesehen zum Anschluß von BASF 6106/6108, TEAC FD55x oder anderer Shugart-kompatibler 5,25" Laufwerke. Der Pfostenstecker hat folgende Belegung:

Ground	1	2	Headload
Ground	3	4	not connected
Ground	5	6	Ready oder nc
Ground	7	8	Index
Ground	9	10	Select 0
Ground	11	12	Select 1
Ground	13	14	Select 2
Ground	15	16	Motor on
Ground	17	18	Direction
Ground	19	20	Step
Ground	21	22	Writedata
Ground	23	24	Writegate
Ground	25	26	Track 0
Ground	27	28	Write protected
Ground	29	30	Readdata
Ground	31	32	Side select
Ground	33	34	nc oder In Use

Alle Signale sind aktiv Low und werden mit 150 R nach 5 Volt abgeschlossen.

Das Ready-Signal ist bei Floppylaufwerken auf unterschiedliche Pins gelegt. Mittels Jumper JF kann zwischen Pin 34 (Stellung 4) oder Pin 6 (Stellung 3) gewählt werden.

Falls das gewünschte Laufwerk kein Ready-Signal zur Verfügung stellt, ist eine einwandfreie Funktion nicht möglich.

Es können bis zu 3 Minilaufwerke angeschlossen werden. Das Quetschkabel wird als "Floppybus" durch alle Laufwerke geschleift. Im letzten Laufwerk ist das Abschlußwiderstandnetzwerk erforderlich; in allen anderen muß es entfernt werden.

Als Aufzeichnungsverfahren wird MFM (Double Density) auf soft-sektorierten Minidisketten verwendet. Double-Sided Laufwerke können verwendet werden (die zweite Seite wird von ZDOS hinter der ersten angehängt). ZDOS benutzt: 512 Byte/Sektor, 10 Sektoren/Spur, 40 oder 80 Spuren/Seite und invertierte Aufzeichnung.

Anschluß von BASF 6106 / 6108 LSI-Laufwerken (vor rev. W00)
Setzen der Jumper auf dem Floppy-Laufwerk:

JJ1	1-2	für Unit "A"
	3-4	für Unit "B"
	5-6	für Unit "C"

Jumperfeld 2D	7-8
	9-10
Jumperfeld 4D	1-2
	5-6
Jumperfeld 5D	3-4
	13-14

Anschluß von BASF 6106 / 6108 LSI-Laufwerken (ab rev. W00)
Setzen der Jumper auf dem Floppy-Laufwerk:

JJ1	wie vor
-----	---------

Ansonsten lediglich: 15-16 und 19-20

Anschluß von TEAC FD-55 A bis F - Laufwerken
Setzen der Jumper auf dem Floppy-Laufwerk:

MX	offen
HM	geschlossen
HS	offen
DS0	für Unit "A" geschlossen
DS1	für Unit "B" geschlossen
DS2	für Unit "C" geschlossen
DS3	immer offen (Unit "D" existiert nicht)
DS	in Stellung WT bei 80 Track
	in Stellung ST bei 40 Track

Bei einigen Laufwerken fehlt der Jumper DS. Dafür ist eine zusätzliche Jumperreihe vorhanden. Die 2 Jumper auf dieser Jumperreihe müssen unverändert bleiben!

Die Einbaulage mit dem Motor nach oben ist nicht zulässig.
Ferner sind Einbauwinkel über 15 Grad nicht erlaubt.

--- Achtung (für alle Laufwerke) ---

Die maximale Störspannung der Laufwerke darf nicht überschritten werden. Es ist empfehlenswert, HF-Breitband-Entstördrosseln direkt am Power-Stecker der Laufwerke in die 5 und 12 Volt Versorgung zu montieren.

Diese Liste wird stetig erweitert, bitte anfragen!

Die SIO bzw. der DART wird als serielle V24-Schnittstelle verwendet. Folgende drei Routinen sind hierfür erforderlich: (Es wird angenommen, daß der CTC - wie in Abschnitt 6.5 beschrieben - bereits programmiert ist!)

1. Initialisieren für Polling-Betrieb:

```

;
;       Register C = Portadresse Command
;               = OE1H für Kanal "A"
;               = OE3H für Kanal "B"
;
INIT:   LD    HL, TABLE
        LD    A, 18H           ; Channel Reset
        OUT   (C), A
        LD    B, 10           ; LENGTH of TABLE
        OTIR
        RET
TABLE:  DEFB  1, 0             ; WR-REG. 1, INT disabled
        DEFB  2, 0             ; WR-REG. 2, INT-VECTOR
        DEFB  3, 0C1H          ; WR-REG. 3, Rx 8 Bits
                                   ; Rx enable
        DEFB  4, 044H          ; WR-REG. 4, X16-Clock
                                   ; 1 Stop-Bit no Parity
        DEFB  5, 06AH          ; WR-REG. 5, DTR off,
                                   ; Tx 8 Bits, Tx enable
                                   ; RTS on

```

2. Read-Routine (ein Zeichen lesen)

```

;
;       Register C = Portadresse Command
;               = OE1H für Kanal "A"
;               = OE3H für Kanal "B"
;
READ:   IN    (A), C           ; Status lesen
        AND   01H             ; RxRdy ?
        JR    Z, READ         ; nein: warten
        DEC   C               ; Data-Port
        IN    A, (C)          ; Zeichen lesen
        INC   C
        RET
;
;       Register A = gelesenes Zeichen
;

```

3. Write-Routine (ein Zeichen schreiben)

```

;
;       Register C = Portadresse Command
;                   = 0E1H für Kanal "A"
;                   = 0E3H für Kanal "B"
;
;       Register A = zu schreibendes Zeichen
;
WRITE:  PUSH AF
WRL:    IN  A,(C)      ; Status lesen
        AND  04H       ; Tx empty
        JR   Z,WRL     ; nein: warten
        DEC  C         ; Datenport
        POP  AF        ; Zeichen
        OUT  (C),A     ; senden
        INC  C
        RET

```

4. Testprogramm für Kanal "A" der SIO

```

;
; dieses Programm initialisiert die SIO (Kanal "A") und
; liest dann Zeichen und sendet sie als Echo auf das
; Terminal zurück.
;
TEST:   LD    C,0E1H   ; SIO A Command
        CALL  INIT    ; initialisieren
TLOP:   CALL  READ     ; Zeichen lesen
        CALL  WRITE    ; und als Echo senden
        JR    TLOP    ; und von vorne

```

Die folgenden Routinen beschreiben die Programmierung der PIO als Centronics-Schnittstelle im Polling-Betrieb. Zuerst ist die PIO zu initialisieren, dann folgt eine Routine zum Senden eines Zeichens an den Drucker.

1. Portadressen für die folgenden Routinen:

PIOA	EQU	0E4H	; "A"-DATA	STEUERPORT
PIOA+1	EQU	0E5H	; "A"-CONTROL	
PIOB	EQU	0E6H	; "B"-DATA	DATENPORT
PIOB+1	EQU	0E7H	; "B"-CONTROL	

2. Belegung der PIO

PIO Port A	Bit 0	= Selected	(Input)
(Steuer-Port)	Bit 1	= Busy	(Input)
	Bit 2	= Paper end	(Input)
	Bit 3	= Error not	(Input)
	Bit 4	= Strobe not	(Output)
	Bit 5	= nc	
	Bit 6	= nc	
	Bit 7	= Init not	(Output)
PIO Port B	Bit 0 bis 7	= Daten	(Output)

3. Initialisierungsroutine

```

PINIT:  LD      A,OFH          ; OUTPUT MODE 0
        OUT     (PIOB+1),A     ; PORT B
        LD      A,OCFH        ; CONTROL MODE 3
        OUT     (PIOA+1),A     ; PORT A
        LD      A,OFH          ; BIT 7 .. 4 = OUT
                                ; BIT 0 .. 3 = IN
        OUT     (PIOA+1),A
        XOR     A
        OUT     (PIOA),A       ; CLEAR CONTROL-PORT
        RET

```

4. Senderoutine (ein Zeichen senden)

Register A = zu sendendes Zeichen

```

PIOOUT: PUSH    AF
PIOL:   IN      A,(PIOA)       ; Status lesen
        AND     0EH            ; ready
        CP      0EH
        JR      NZ,PIOL        ; nein: warten
        POP     AF             ; Zeichen
        OUT     (PIOB),A       ; senden
        LD      A,10H          ; STROBE ON
        OUT     (PIOA),A
        XOR     A              ; STROBE OFF
        OUT     (PIOA),A
        RET

```

Die folgenden Routinen sind einfache Testroutinen für den Floppycontroller auf der E.P.C.-Karte. Sie sind im wesentlichen aus den Files "FDC85.MAC" bzw. "HEASEPC.MAC" entnommen:

```

Portadressen
FDC      EQU      0F2H      ; FLOPPY CONTROLL
TIMER    EQU      0E9H      ; MOTOR-TIMER FOR FD-DRIVE
FDD      EQU      FDC+1     ; FLOPPY DATA PORT
FTC      EQU      FDC+2     ; FLOPPY TERMINATE

Timing
HLT      EQU      240       ; 2 * HEADLOADTIME IN MS
SRT      EQU      14        ; 2 * STEPRATETIME IN MS
HUT      EQU      240       ; 2 * HEADUNLOADTIME IN MS
HLTS     EQU      ((HLT-1)/2)*2
HUTS     EQU      (HUT+15)/16
SRTS     EQU      16-SRT

DISK LAYOUT FOR MINIDISKS (200 or 400 KBYTE)
Double density, 40 Tracks/side
10 SECTORS / TRACK, 512 BYTE / SECTOR
MAXSEC   EQU      10        ; 10 SECTORS
FMTGAP   EQU      1EH       ; END GAP LENGTH
RETRY    EQU      10        ; RETRY COUNTER

Kommandotabelle für uPD 765
CMDTAB:  DEFB      0         ; COMMAND BYTE
UNIT:    DEFB      0         ; UNIT (0...3)
TRACK:   DEFB      0         ; TRACK (0...39/77)
         DEFB      0         ; HEAD (0 for SIDE 0, 1 for SIDE 1)
         ; single sided is SIDE 0 only!
SECTOR:  DEFB      0         ; SECTOR (1...10/15)
         DEFB      2         ; N = 512 Bytes/Sector
         DEFB      MAXSEC    ; MAX SECTORS
         DEFB      10H       ; READ/WRITE-GAP LENGTH
         DEFB      2         ; DATA-LENGTH (128 BYTE SECTORS only!)

RESULT-TABLE FOR READ, WRITE, FORMAT AND READ ID
REST:    DEFB      0         ; STATUS 0
         DEFB      0         ; STATUS 1
         DEFB      0         ; STATUS 2
         DEFB      0         ; TRACK
         DEFB      0         ; HEAD
         DEFB      0         ; SECTOR
         DEFB      0         ; N (SECTOR-LENGTH)
         INITIALIZE UPD 765 C ( SOFT RESET )

INIFDC:  ; NO PARAMETERS
         LD        B,0       ; SOFT RESET
LOOP:    DJNZ      LOOP
         IN        A,(FDC)
         CP        80H       ; REQUEST FOR MASTER
         JR        Z,INI1    ; OK
         IN        A,(FDD)   ; ELSE FETCH DATA
         JR        INIFDC
INI1:    RET                ; DONE

```

```

SPEC:    SPECIFY DISC PARAMETERS NO PARAMETERS
        LD      HL, (UNIT)
        PUSH    HL
        LD      HL, HLTS*256+256+SRTS*16+HUTS
        LD      BC, 0303H
        LD      (UNIT), HL
        CALL    CMFD
        POP     HL
        LD      (UNIT), HL

SPE2:    RET

RECAL:    MOVE HEAD TO HOME POSITION; PARAMETERS: UNIT
        LD      BC, 0207H          ; RECALIBRATE
        CALL    MOTO              ; WAIT FOR DISK
        CALL    SENS              ; RECAL. FINISHED ?

REC1:    RET
        SEEK TRACK

SEEK:    ; PARAMETERS: UNIT, TRACK
        LD      BC, 030FH          ; SEEK TRACK
        CALL    MOTO
        ; SEEK FINISHED ?

SENS:    LD      BC, 0108H          ; SENSE DRIVE
        CALL    CMFD
        CALL    NEXT              ; FETCH RESULT
        PUSH    AF               ; SAVE RESULT
        CP      80H              ; INVALID COMMAND ?
        CALL    NZ, NEXT          ; NO => NEXT RESULT
        POP     AF               ; FIRST RESULT
        BIT     5, A              ; SEEK FINISHED ?
        JR      Z, SENS           ; NO => WAIT
        RET                      ; YES => ALL DONE

SK1:    LD      BC, 024AH          ; READ ID
        CALL    MOTO
        CALL    RESULT            ; FETCH RESULTS

RDID1:    RET

SDRS:    SENSE DRIVE STATUS PARAMETERS: UNIT
        LD      BC, 0204H          ; SENSE DRIVE
        CALL    CMFD
        CALL    NEXT              ; A=STATUS 3

SD1:    RET
        Read results

RESULT:    ; FETCH RESULTS OF READ/WRITE OPERATION, store in REST
        ; RETURNS WITH: Z & A=0, IF NO ERRORS
        LD      B, 6              ; 7 RESULTS
        CALL    NEXT
        LD      HL, REST          ; RESULT-TABLE
        LD      (HL), A           ; STORE RESULT
        AND     OCOH              ; ERROR ?
        LD      C, A              ; SAVE

RESLOP:    CALL    NEXT
        INC     HL
        LD      (HL), A           ; STORE RESULT
        DJNZ    RESLOP
        LD      A, C
        OR      A
        RET

```

```

Write-Kommando Parameter: Unit,Track,Head,Sector
WR512: ; WRITE 512-SECTOR TO DISK
      CALL SETCTC
      LD B,10 ; RETRY 10 TIMES
      LD A,I
      PUSH AF ; SAVE IFF
      DI ; NO INTERRUPT
WRO:  PUSH BC ; SAVE COUNTER
      LD BC,0945H ; WRITE
      CALL MOTO
      LD HL,DBUF ; .DISKBUFFER
      LD BC,FDD ; 256 BYTES , DATA PORT
      LD DE,WR99 ; ENDADDRESS
      PUSH DE
      LD E,0A0H ; MASK FOR EXEC-END
WR1:  IN A,(FDC) ; REQUEST FOR MASTER ?
      AND E ; EXEC.PHASE?
      JP P,WR1 ; NOT REQUEST FOR MASTER
      RET PO ; JP WR99 IF PARITY ODD
      OUTI ; OUTPUT DATA
      JP NZ,WR1 ; 256 DONE ?
WR2:  IN A,(FDC) ; NEXT 256 BYTES
      AND E
      JP P,WR2 ; NOT RQM
      RET PO ; JP PO,WR99
      OUTI
      JP NZ,WR2
      RET ; JP WR99
WR99: OUT (FDC),A
      CALL RESULT ; TERMINATE
      POP BC ; UNSAVE COUNTER
      JR Z,RDE ; NO ERROR : DONE
      DJNZ WRO ; ERROR : TRY AGAIN
      JR RDE
MOTO: ; TRANSMITS COMMAND TO FD-CONTROLLER
      PUSH BC ; SAVE COMMAND
      ; WAIT UNTIL DISK READY
      LD BC,0204H ; SENSE DRIVE
      CALL CMFD
      CALL NEXT ; FETCH RESULT
      BIT 5,A ; DISK READY ?
      JR Z,MOTO+1 ; NO => WAIT
      POP BC ; YES => FETCH COMMAND
CMFD: ; TRANSMITS COMMAND TO FD-CONTROLLER
      LD HL,CMDTAB ; POINT TO COMMANDTABLE
CMFD1: IN A,(FDC) ; REQUEST FOR MASTER ?
      AND 0COH
      CP 80H
      JR NZ,CMFD1 ; NO => WAIT
      LD A,C ; YES =>
      OUT (FDD),A ; SEND COMMAND
      INC HL ; POINT TO NEXT BYTE
      LD C,(HL)
      DJNZ CMFD1 ; SEND NEXT BYTE
      RET ; ALL BYTES TRANSFERRED

```

```

Read-Kommando Parameter: Unit, Track, Head, Sector
RD512: ; READ PHYSICAL SECTOR FROM DISK
; RETURNS WITH: Z = NO ERRORS
CALL SETCTC
LD A, I
PUSH AF ; SAVE IFF
LD B, 10
DI ; NO INTERRUPT
RDO: PUSH BC
LD BC, 0946H ; READ
CALL MOTO
LD HL, DBUF ; BUFFER-ADDRESS
LD BC, FDD ; B = 256, C = FDD
LD DE, RD99 ; ENDADDRESS
PUSH DE ; FOR RET PO / RET
LD E, 0A0H ; MASK FOR EXEC-END
RD1: IN A, (FDC) ; READ STATUS
AND E ; EXEC PHASE?
JP P, RD1 ; NOT READY: TRY AGAIN
RET PO ; ABORTED !
INI ; READ DATA
JP NZ, RD1 ; 256 DONE ?
RD2: IN A, (FDC)
AND E
JP P, RD2 ; NOT REQUEST FOR MASTER
RET PO ; IF EXEC. PHASE ENDED
INI
JP NZ, RD2
RET ; JP RD99
RD99: OUT (FTC), A ; TERMINATE UPD 765
CALL RESULT ; FETCH RESULTS
POP BC
JR Z, RDE ; NO ERROR: READ/WRITE-EXIT
DJNZ RDO
RDE: EX (SP), HL ; RESTORE IFF
PUSH AF
PUSH HL
POP AF ; GET IFF
JP PO, RDE1 ; WANTS DI
EI
RDE1: POP AF
POP HL
RET
SETCTC: LD A, 01000111B ; START TIMER
OUT (TIMER), A
LD A, 40 ; 10 SEC.
OUT (TIMER), A
RET
NEXT: ; READ NEXT RESULT-BYTE FROM FD-CONTROLLER
IN A, (FDC) ; REQUEST FOR MASTER &
AND OCOH ; TRANSFER TO MASTER ?
CP OCOH
JR NZ, NEXT ; NO => WAIT
IN A, (FDD) ; YES => FETCH RESULT
RET

```

```

FORMAT A TRACK Parameters: Unit,Track,Head,Sector
FORMT:  CALL    SETCTC
        LD      BC, (TRACK)
        PUSH    BC
        LD      DE, (SECTOR)
        LD      (FTAB), BC
        LD      A, 1
        LD      (FTAB+2), A
        PUSH    DE
        LD      HL, MAXSEC*256+2
        LD      (TRACK), HL
        LD      HL, 0E500H+FM TGAP
        LD      (SECTOR), HL
        LD      BC, 064DH
        CALL    MOTO
        LD      HL, FTAB-1
        LD      BC, 0400H+FDD
        LD      D, MAXSEC
        INC     HL
FOO:    PUSH    HL
        LD      B, 4
FO1:    IN      A, (FDC)
        RLCA
        JR      NC, F01
        OUTI
        JR      NZ, F01
        DEC     D
        JR      Z, F02
        DEC     HL
        DEC     HL
        INC     (HL)
        POP     HL
        JR      FOO
F02:    POP     HL
        CALL    RESULT
        POP     HL
        LD      (SECTOR), HL
        POP     HL
        LD      (TRACK), HL
F03:    RET
FTAB:   DEFB     0           ; TRACK
        DEFB     0           ; HEAD
        DEFB     1           ; SECTOR
        DEFB     2           ; 512 BYTES
        SECTOR BUFFER
DBUF:   DEFS     200H       ; SECTOR BUFFER
;
        END

```


Die folgende Routine initialisiert einen Kanal des CTC als Baudratengenerator für die SIO (Prescaler = 16 in der SIO). Für 4800 baud ist also HL mit TABLE+2 zu laden; in C kommt 0E8H für Kanal "A" der SIO.

```

;
;   Register HL points to Baudrate
;   Register C   = Portadresse CTC
;                 = 0E8H   für Kanal "A" der SIO
;                 = 0EAH   für Kanal "B" der SIO
;
CINIT: LD      B,2
       OTIR
       RET
;
;   Baudraten-Tabelle
;
TABLE: DEFB     4DH,6      ; 19K2 Baud   (Counter 1,8432MHz
       DEFB     4DH,12     ; 9600 Baud   Baudraten-Clock)
       DEFB     4DH,24     ; 4800 Baud
       DEFB     4DH,48     ; 2400 Baud
       DEFB     4DH,96     ; 1200 Baud
       DEFB     4DH,192    ; 600 Baud
       DEFB     0DH,52     ; 300 Baud   (Timer 4MHz
       DEFB     0DH,104    ; 150 Baud   Systemtakt)
       DEFB     0DH,142    ; 110 Baud
       DEFB     0DH,208    ; 75 Baud

```

Das EPROM, das nur als Urlader benutzt wird, kann durch einen I/O-Zugriff auf eine der Adressen 0E8H bis 0EFH ausgeblendet werden. Die Ausblendroutine darf nicht im Bereich zwischen 0 und 7FFFH stehen (Programm stürzt sonst ab).

Beispiel:

```

       ORG 8000H
RBT EQU 0E8H
OUT (RBT),A
JP Program
;   ab jetzt ist das EPROM nicht mehr erreichbar
;   es wird erst wieder bei RESET eingeblendet

```

aktive Bauelemente:

IC 1, 39	SN 74 LS 245	
IC 2, 9	SN 74 LS 244	
IC 3, 11	SN 74 S 158	
IC 4, 5, 7, 8, 12, 13, 15, 16	4164	(150ns, Pin 1 NC, 128 Refreshzyklen)
IC 6, 14	8216	
IC 10	TBP 28 S 42	(I/O-Adreßprom 1308)
IC 17	2716	(Urlader für ZDOS)
IC 18	Z80A CTC	
IC 19	SN 74 LS 21	
IC 20	SN 74 LS 86	
IC 21	SN 74 LS 367 oder 365	
IC 22	Z80A CPU	
IC 23	SN 74 LS 04	
IC 24	SN 74 LS 132	
IC 25	Z80A PIO	
IC 26	SN 74161	(kein LS, Fan-Out!)
IC 27, 36	SN 74 LS 04	
IC 28	Z80A DART oder SIO 0	
IC 29	SN 74 LS 27	
IC 30	MC 1489 oder SN 75189	
IC 31	uPD 765	
IC 32	SN 74 LS 175	
IC 33	SN 74 LS 153	
IC 34	SN 74 LS 74	
IC 35	SN 74 LS 139	
IC 37	SMC FDC 9216	
IC 38	SN 74 LS 393	
IC 40	MC 1488 oder SN 75188	
IC 41	ICL 7660 (DIL 8)	
IC 42	SN 7407 oder 7417	
IC 43	SN 74 LS 14	
IC 44	SN 7438	
D 1, 2	1 N 4148	
D 3	ZD 2V1 oder Submin.-LED grün	
D 4	Submin.-LED rot	

Kondensatoren:

C 1 .. 21	100nF keramik
C 22	22uF / 16V
C 23 .. 25	10uF / 16V
C 26, 26	1nF keramik

Quarze:

Q 1	8MHz
Q 2	1,8432MHz

Widerstände:

R 1 .. 4, 22, 24 .. 25	1K5	Status-Pull-up
R 5 .. 12	33R	Ram-address
R 13, 14	680R	Oszillator
R 15	330R	Clock-Pull-up
R 16	3k3	Power-on-clear
R 17	470R	Write-Clock-Pull-up
R 18 .. 21, 23	150R	Floppy-Pull-up
R 26, 27, 28	680R	
SIL 8 * 680R		I/O-Prom-Pull-up

Stecker:

"E"	VG 64 a und c bestückt
"C"	34 pin Pfosten (2 * 17)
"F"	34 pin Pfosten (2 * 17)
"A", "B"	26 pin Pfosten (2 * 13)
"JF"	4 pin Pfosten (2 * 2)
"JM"	3 pin Pfosten (1 * 3)


2 Kurzschlußbrücken

Fassungen:

2	DIL 8
8	DIL 14 offen
14	DIL 16 offen
5	DIL 20 offen
1	DIL 24 offen
1	DIL 28 offen
4	DIL 40 offen

Bei der Bestückung der E.P.C.-Karte hat sich folgende Reihenfolge als günstig erwiesen:

1. alle Widerstände außer R5 bis R12 und R25
2. alle Kondensatoren
3. R25 und Fassung für IC6
4. Quarz und Fassung für IC17
5. alle Dioden
6. IC19, 23, 24, 26, 27, 29, 30, 32, 33 (Achtung: IC23 und IC24 liegen 180 Grad gedreht)
7. alle Fassungen (Achtung: nicht alle in der gleichen Richtung)
8. SIL
9. Steckerleisten
10. R18 bis R21
11. ICs in Fassungen einsetzen
12. Kurzschlußbrücke für JM und JF stecken



sig	Eingang										Ausgang							
	IEI	A7	RD	A5	A4	A3	A2	IED	M1		TC	FDC	RBT	CTC	II0	PIO	SIO	--
pin	19	18	17	16	5	4	3	2	1		14	13	12	11	9	8	7	6
nam	I	H	G	F	E	D	C	B	A		07	06	05	04	03	02	01	00
SIO	x	1	0	1	0	0	0	x	1		1	1	1	1	0	1	0	1
"	x	1	1	1	0	0	0	x	1		1	1	1	1	1	1	0	1
PIO	x	1	0	1	0	0	1	x	1		1	1	1	1	0	0	1	1
"	x	1	1	1	0	0	1	x	1		1	1	1	1	1	0	1	1
CTC	x	1	0	1	0	1	0	x	1		1	1	1	0	0	1	1	1
"	x	1	1	1	0	1	0	x	1		1	1	1	0	1	1	1	1
765	x	1	0	1	1	0	0	x	1		1	0	1	1	0	1	1	1
"	x	1	1	1	1	0	0	x	1		1	0	1	1	1	1	1	1
TC	x	1	0	1	1	0	1	x	1		0	1	1	1	0	1	1	1
"	x	1	1	1	1	0	1	x	1		0	1	1	1	1	1	1	1
RBT	x	1	0	1	0	1	1	x	1		1	1	0	1	0	1	1	1
"	x	1	1	1	0	1	1	x	1		1	1	0	1	1	1	1	1
(1)	1	x	x	x	x	x	x	0	0		1	1	1	1	1	1	1	1
(2)	0	x	x	x	x	x	x	0	0		1	1	1	1	0	1	1	1
(3)	1	x	x	x	x	x	x	1	0		1	1	1	1	0	1	1	1
ext	x	-	-	-	-	-	-	x	1		1	1	1	1	1	1	1	1

mit: sig = Signal am Prom
 pin = Pin-Nummer
 nam = Pin-Bezeichnung

(1) = interrupt acknowledge cycle intern
 (2) = interrupt acknowledge cycle extern vorher
 (3) = interrupt acknowledge cycle extern nachher
 ext = norm. Zugriff auf externes I/O-Gerät
 SIO = SIO / DART - SELECT
 PIO = PIO - SELECT
 CTC = CTC-SELECT
 765 = uPD 765 - SELECT (FDC-Sel.)
 TC = TERMINATE - COUNT uPD 765
 RBT = RESET BOOT (switch off 2716)

damit ergibt sich folgender Prom-Inhalt (1308):

	.0	.1	.2	.3	.4	.5	.6	.7	.8	.9	.A	.B	.C	.D	.E	.F
0.	F7	FF	FF	FF	F7	FF	FF	FF	F7	FF	FF	FF	F7	FF	FF	FF
:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:
9.	F7	FF	FF	FF	F7	FF	FF	FF	F7	FF	FF	FF	F7	FF	FF	FF
A.	F7	F5	FF	F5	F7	F3	FF	F3	F7	E7	FF	E7	F7	D7	FF	D7
B.	F7	B7	FF	B7	F7	77	FF	77	F7	FF	FF	FF	F7	FF	FF	FF
C.	F7	FF	FF	FF	F7	FF	FF	FF	F7	FF	FF	FF	F7	FF	FF	FF
D.	F7	FF	FF	FF	F7	FF	FF	FF	F7	FF	FF	FF	F7	FF	FF	FF
E.	F7	FD	FF	FD	F7	FB	FF	FB	F7	EF	FF	EF	F7	DF	FF	DF
F.	F7	BF	FF	BF	F7	7F	FF	7F	F7	FF	FF	FF	F7	FF	FF	FF
10.	FF	FF	F7	FF	FF	FF	F7	FF	FF	FF	F7	FF	FF	FF	F7	FF
:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:
:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:
19.	FF	FF	F7	FF	FF	FF	F7	FF	FF	FF	F7	FF	FF	FF	F7	FF
1A.	FF	F5	F7	F5	FF	F3	F7	F3	FF	E7	F7	E7	FF	D7	F7	D7
1B.	FF	B7	F7	B7	FF	77	F7	77	FF	FF	F7	FF	FF	FF	F7	FF
1C.	FF	FF	F7	FF	FF	FF	F7	FF	FF	FF	F7	FF	FF	FF	F7	FF
1D.	FF	FF	F7	FF	FF	FF	F7	FF	FF	FF	F7	FF	FF	FF	F7	FF
1E.	FF	FD	F7	FD	FF	FB	F7	FB	FF	EF	F7	EF	FF	DF	F7	DF
1F.	FF	BF	F7	BF	FF	7F	F7	7F	FF	FF	F7	FF	FF	FF	F7	FF

In der rev. 2 ist ein neues I/O-PROM verwendet worden. Der Pin 17 (früher A6) ist jetzt mit RD NOT verbunden.

Ferner wurde die Centronics-Schnittstelle geändert. Die Pins 14 und 36 der Centronics-Schnittstelle sind jetzt not connected. Damit können jetzt auch andere Drucker bedient werden (bisher nur EPSON o.ä.). (rev. 1 wurde von Janich und Klass nicht an Endbenutzer ausgeliefert!)

Ab rev. 3 besitzen die seriellen Schnittstellen einen eigenen Quarz-oszillator (Jetzt sind auch 19200 Baud möglich!).

Es wird ein neuer BOOT und ein neues ZDOS benötigt. Die neuen Versionen sind auch mit den alten EPCs lauffähig, aber nicht umgekehrt!

Fehlerkorrekturen der Platine rev. 3:

Bei IC 27 sind die Pins 8 und 10 vor dem Bestücken zu entfernen (Centronics-Schnittstelle).

Die Leitung, die auf der Unterseite der Platine an IC 10 Pin 18 führt, ist direkt am Pin 18 abzutrennen. Diese Leitung muß mit IC 10 Pin 17 verbunden werden (RD-Signal).

Bei der rev. 3 des EPC kann es Probleme beim BOOT-Betrieb geben. Es können Spikes auf der CAS-Leitung der dynamischen RAMs auftreten. Abhilfe: An IC 20 PIN 2 wird ein 1nF Kondensator nach Masse oder 5V gelötet. Die Spikes werden hierdurch beseitigt.

Zur Speichererweiterung über 64Kbyte hinaus ist eine jk82-192K RAM/Adreßerweiterungsplatine erforderlich. Der Jumper M des EPC ist dann in die Stellung 2 zu setzen. Der EPC-interne RAM wird dann als vierte Page von der 192K-Karte selektiert. Es steht dann ein Speicher von 256K RAM zur Verfügung. Mit bis zu 3 weiteren jk82-256K RAM-Platinen kann das System nun auf bis zu 1Mbyte RAM ausgebaut werden. Mit der Option MBYTE zum Betriebssystem ZDOS wird dieser Speicher als RAM-Floppy angesprochen.

ACHTUNG: Die jk82-192K RAM/Adreßerweiterungskarte muß für den Einsatz zusammen mit dem EPC modifiziert werden!!

Modifikation an der jk82-192K RAM/Adreßerweiterungsplatine Revision 3:

Ziehen Sie einen Draht von Pin 12 IC 7 (74156) nach Pin 23c VG64-Steckerleiste (Select für EPC).

Bei der 192K RAM-Platine Revision 2 ist zusätzlich noch ein Pull-Up-Widerstand (680R) von Pin 23c der VG64-Steckerleiste nach 5V zu löten. Dies kann wahlweise auf dem EPC oder der 192K RAM-Platine erfolgen. In der Revision 3 der 192K RAM-Platine ist dieser Widerstand als R33 bereits bestückt!

